Dynamic logic (digital electronics) とは

集積回路設計では、ダイナミックロジック(時にはクロックドロジック)は、組み合わせ論理回路、特にMOS技術で実装されるロジック回路の設計方法論です。これは、漂遊容量およびゲート容量における情報の一時記憶を利用することによって、いわゆる静的論理とは区別される。それは1970年代に普及し、高速デジタル・エレクトロニクス、特にコンピュータCPUの設計における最近の復活を見た。ダイナミック論理回路は、通常、静的な回路よりも高速であり、表面積はそれほど必要ではないが、設計がより困難である。ダイナミックロジックはスタティックロジックよりもトグルレートが高くなりますが、トグルされる容量負荷は小さく、ダイナミックロジックの全体的な消費電力はさまざまなトレードオフに応じて高くなることもあれば低くなることもあります。特定の論理ファミリを参照するとき、動的な形容詞は、通常、設計手法を区別するのに十分である。ダイナミックCMOSまたはダイナミックSOI設計。
ダイナミックロジックは、いわゆる静的ロジックとは異なり、ダイナミクスロジックは、組み合わせ論理回路の実装においてクロック信号を使用する。クロック信号の通常の使用は、順次論理回路における遷移を同期させることである。組み合わせロジックのほとんどの実装では、クロック信号は必要ありません。
組み合わせ回路を参照するために使用される静的/動的用語は、同じ形容詞がメモリデバイスを区別するためにどのように使用されるかと混同されるべきではない。ダイナミックRAMからのスタティックRAM