Ling adder とは

エレクトロニクスでは、加算器は、2つの数のnビットの和を計算する組み合わせまたは順次論理要素です。 Ling加算器のファミリは特に高速加算器であり、H.Lingの方程式を使用して設計され、一般にBiCMOSで実装されています。 Hewlett PackardのSamuel NaffzigerはISSCC 1996年のLingの式に基づいて0.5μmCMOSの革新的な64ビット加算器を発表しました.Naffziger加算器の遅延は1ナノ秒または7 FO4未満でした。詳細については、下記のNaffzingerの論文を参照してください。