Minimal instruction set computer とは

(HLH OrionやOROCHI VLIWプロセッサなど、MISCとも呼ばれる複数の命令セットコンピュータと混同しないでください)。
 
最小命令セットコンピュータ(MISC)は、非常に少数の基本操作と対応するオペコードを持つプロセッサアーキテクチャです。このような命令セットは、一般に、レジスタベースではなくスタックベースであり、オペランド指定子のサイズを縮小する。
このようなスタックマシンアーキテクチャは、すべての命令が最上位のスタックエントリ上で動作するので、本質的に簡単である。
スタックアーキテクチャの結果として、全体的により小さい命令セットであるため、より小さくより速い命令デコードユニットが、個々の命令の全体的な高速動作を可能にする。
MISCアーキテクチャのスタック定義とは別に、MISCアーキテクチャはサポートされている命令数に関して定義されています。
 典型的には、最小命令セットコンピュータは32個以下の命令を有すると見なされ、NOP、RESETおよびCPUIDタイプの命令は、その基本的性質のためにコンセンサスによって一般にカウントされない。 32命令は、MISCの最大許容命令数と見なされます。これは、16または8命令が「最小命令」の意味に近いためです。 MISC CPUはゼロ命令セットのコンピュータであるため、ゼロ命令を持つことはできません。 MISC CPUは1命令セットのコンピュータであるため、1命令を持つことはできません。実装されたCPU命令は、デフォルトでは幅広い入力をサポートしていないはずです。したがって、これは通常8ビットまたは16ビットのCPUを意味します。 CPUにNXビットがある場合、CISCまたはRISCと見なされる可能性が高くなります。 MISCチップは、典型的には、アプリケーションに特有の理由がない限り、いかなる種類のハードウェアメモリ保護も有していない。 CPUにマイクロコード・サブシステムがある場合、それはMISCシステムから除外されます。 MISC CPUが受け入れることができると考えられる唯一のアドレッシングモードは、RISC CPUと同じロード/ストアです。 MISC CPUは通常64KBから4GBのアクセス可能なアドレス可能なメモリを持つことができますが、ほとんどのMISCデザインは1メガバイト未満です。
また、原則としてMISCの命令パイプラインは非常に単純な傾向があります。命令パイプライン、分岐予測、アウト・オブ・オーダー実行、レジスタの名前変更および投機的実行は、CPUをMISCアーキテクチャ・システムとして分類することを広く排除する。