エレクトロニクスでは、加算器と同じアプローチを使用して減算器を設計することができます。バイナリ減算プロセスを以下に要約する。加算器の場合と同様に、マルチビット数の計算の一般的なケースでは、差のビットごとに減算を実行するのに、被減数()、減数()、および借り(より重要ではない)ビット順序位置()から、出力は差分ビット()とボロービットです。減算器は、減数および両方の借りビットが負の重みを持ち、XおよびDビットが正であることを考慮することによって最もよく理解されます。減算器の演算は、(値-2、-1、0、または1を取ることができる)を和として書き換えることです。
減算器は、標準の2の補数表記を使用する場合、キャリーインに加算/減算セレクタを提供し、第2オペランドを反転することによって、わずかな費用で2進加算器内で通常実行される。
(2の補数表記の定義)
減算器は、標準の2の補数表記を使用する場合、キャリーインに加算/減算セレクタを提供し、第2オペランドを反転することによって、わずかな費用で2進加算器内で通常実行される。
(2の補数表記の定義)