Bit-level parallelism とは

ビットレベル並列性は、プロセッサワードサイズの増加に基づく並列コンピューティングの一形態です。ワードサイズを大きくすると、ワードの長さよりも大きなサイズの変数に対して演算を実行するためにプロセッサが実行しなければならない命令の数が減ります。 (例えば、8ビット・プロセッサが2つの16ビット整数を加算しなければならない場合を考えると、プロセッサは最初に各整数から下位8ビットを加算してから上位8ビットを加算し、 16ビットプロセッサは単一命令で動作を完了することができます)。
元々、すべての電子コンピュータはシリアル(シングルビット)コンピュータでした。最初のビット並列コンピュータであるシリアルコンピュータではない最初の電子コンピュータは、1951年の16ビットWhirlwindでした。
1970年代から1986年頃までの超大規模集積化(VLSI)コンピュータチップ製造技術の出現から、4ビットマイクロプロセッサが8ビットに置き換えられた後、ビットレベルの並列性を高めることによってコンピュータアーキテクチャの進歩が行われた16ビット、次に32ビットのマイクロプロセッサ。この傾向は一般に、20年にわたる汎用コンピューティングの標準であった32ビットプロセッサの導入によって終わりを告げました。最近では、x86-64アーキテクチャーの登場により、64ビットプロセッサーが普及しています。
32ビットプロセッサでは、外部データバス幅が増加し続けています。たとえば、DDR1 SDRAMはクロックサイクルごとに128ビットを転送します。 DDR2 SDRAMはバースト当たり最低256ビットを転送します。