Dynamic timing verification とは

ダイナミックタイミング検証とは、ASIC設計が目標クロックレートでエラーなく動作するのに十分高速であることを検証することです。これは、集積回路(IC)設計を合成するために使用される設計ファイルをシミュレートすることによって達成される。これは静的タイミング解析とは対照的です。静的タイミング解析は、ICの実際の機能をシミュレートする必要がない点を除いて、動的タイミング検証と同様の目標を持っています。
趣味主義者は、エラーを起こさずにCPUを実行できる最も速いクロック速度を見つけるために、コンピュータ内のCPUをオーバークロックすると、一種の動的タイミング検証を実行することがよくあります。これは、シリコンが製造された後に実行される一種の動的タイミング検証である。 ASIC設計の分野では、このタイミング検証は、ICを大量生産する前に、ICが要求される条件で動作することを確認するために、ICを製造する前に実行されることが好ましい。