PMOS logic とは

P型金属酸化物半導体ロジックは、論理ゲートおよび他のデジタル回路を実装するために、Pチャネル金属酸化物半導体電界効果トランジスタ(MOSFET)を使用する。 PMOSトランジスタは、n型トランジスタ本体に反転層を形成することによって動作する。 pチャネルと呼ばれるこの反転層は、p型「ソース」端子と「ドレイン」端子との間にホールを導くことができる。
pチャネルは、ゲートと呼ばれる第3の端子に電圧を印加することによって生成される。他のMOSFETと同様に、PMOSトランジスタには、カットオフ(またはサブスレッショルド)、トライオード、飽和(時にはアクティブと呼ばれる)、および速度飽和という4つの動作モードがあります。
PMOSロジックは設計と製造が容易ですが(MOSFETを抵抗として動作させることができるため、PMOS FETで回路全体を作ることができます)、いくつかの欠点もあります。最悪の問題は、PUNがアクティブであるとき、すなわち出力がハイであるときはいつでも、回路がアイドル状態になっても静的電力消費につながるとき、PMOS論理ゲートを通る直流(DC)があることである。
また、PMOS回路は、低速から低速に移行するのが遅い。ローからハイに遷移するとき、トランジスタは低抵抗を提供し、出力における容量性電荷は非常に迅速に蓄積する(非常に低い抵抗を通してコンデンサを充電するのと同様)。しかし、出力と負電源レール間の抵抗ははるかに大きいので、高抵抗から低抵抗への移行には時間がかかります(高抵抗によるコンデンサの放電と同様)。より低い値の抵抗を使用すると処理が高速化されますが、静的電力消費も増加します。
さらに、非対称入力ロジックレベルにより、PMOS回路はノイズの影響を受けやすくなります。
ほとんどのP-MOS集積回路は、17〜24ボルトDCの電源を必要とする。しかし、インテル4004 PMOSマイクロプロセッサは、より小さい電圧差を可能にするメタルゲートではなく、ポリシリコンでPMOSロジックを使用します。 TTL信号との互換性のために、4004は正の電源電圧VSS = + 5Vと負の電源電圧VDD = -10Vを使用します。
最初は製造が容易であったが、PMOSロジックは後にnチャネル電界効果トランジスタを用いたNMOSロジックに取って代わられた。 NMOSはPMOSより高速です。最新の集積回路はCMOS論理であり、pチャネルとnチャネルの両方のトランジスタを使用します。